(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-171536

(43)公開日 平成8年(1996)7月2日

大阪市西区江戸堀1丁目25番22号 株式会

大阪市西区江戸坝1丁目25番22号 株式会

最終頁に続く

社コムシステム内

社コムシステム内 (74)代理人 弁理士 小森 久夫

(72)発明者 福田 博志


(51)Int.Cl. ⁶ G 0 6 F	15/16	識別記号	庁内整理番号	FΙ			技術表示箇所
0001	13/36 13/42	530 Z		-			
·			審査請求	G06F 未請求 請求	15/ 66	400 B K L (全9頁)	
(21)出願番号		特顯平6-313023		(71)出願人 391031133 株式会社コムシステム			
(22)出願日	• •	平成6年(1994)12	(72)発明者	古澤 宏一	江戸堀1丁目25		
				(72)発明者	浦川 智之		·

(54) 【発明の名称】 データ処理装置

(57)【要約】 (修正有).

【目的】画像処理のような大容量のデータ処理を高速並列に処理することができ、これらのデータ処理を同期させる。

【構成】各データ処理部の動作開始タイミングを入力タイミングに合せて遅延させる。データ処理部1~4に3本の入力ポート及び2本の出力ポートを設け、1本の出力ポートをローカルメモリに接続する。データ処理部1~4、ローカルメモリ1~4及びメモリ1~6をバス接続切換器1~5及びバス1~3を介して接続する。この接続は、制御10により任意に設定可能である。更に、各データ処理部1~4の動作開始タイミングを、データ処理装置が動作を開始したのちデータが入力されるまでの時間遅延し、各データ処理部では、3本の入力ポートからそれぞれ入力されるデータのうち最も遅いデータの入力タイミングに合せて早く入力されるデータを遅延する。



【特許請求の範囲】

【請求項1】 複数のメモリと、複数のデータ処理部と、該複数のメモリおよび複数のデータ処理部の各々に対応して設けられた複数のバス接続切換器と、該複数のバス接続切換器間に接続された複数のバスとを有し、各バス接続切換器は、自己に接続されているメモリまたはデータ処理部の入力ポートを前記複数のバスのうち任意のものに接続可能であるデータ処理装置であって、

各データ処理部の動作開始タイミングをデータ入力タイミングに合わせて遅延させる動作開始タイミング遅延手 10段を設けたととを特徴とするデータ処理装置。

【請求項2】 複数のメモリと、各々複数の入力ポートを有する複数のデータ処理部と、該複数のメモリおよび複数のデータ処理部の各々に対応して設けられた複数のバス接続切換器性に接続された複数のバスとを有し、各バス接続切換器は、自己に接続されているメモリまたはデータ処理部の入力ポートを前記複数のバスのうち任意のものに接続可能であるデータ処理装置であって、

前記複数の入力ボートに入力されるデータをそれぞれ個 20 別に設定される遅延時間だけ遅延させる入力ボート遅延 手段を設けたことを特徴とするデータ処理装置。

【請求項3】 前記複数の入力ボートに個別に設定される遅延時間は、各入力ボートに入力されるデータのうち入力タイミングの最も遅いものに一致させる遅延時間である請求項2に記載のデータ処理装置。

【請求項4】 前記データ処理部に入力されるデータは 画像データであり、前記遅延時間は、該画像データの2 本の水平ラインのデータの入力時間まで遅延可能である 請求項2に記載のデータ処理装置。

【請求項5】 各データ処理部とそれに対応するバス接続切換器との間にそれぞれローカルメモリを設け、各データ処理部は処理済の出力データを前記バス接続切換器または前記ローカルメモリの任意の一方または両方に出力可能である請求項1または請求項2に記載のデータ処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】との発明は、例えば画像処理など 大容量のデータ処理を高速に、且つ、フレキシブルに処 40 理をするデータ処理装置に関する。

[0002]

【従来の技術】例えば、画像処理などの大容量のデータを処理するデータ処理装置においては、同じ処理を数多く繰り返すという特性から複数の処理部で同じ処理を分割して並列に処理する並列処理方式や、連続する処理を一塊(1画面)の処理が終了するまえに順次つぎの処理部へ送って連続して処理するバイブライン処理方式などの方式が採用されていた。

【0003】しかし、これらの方法そのままでは、処理 50 各バス接続切換器は、自己に接続されているメモリまた

の流れが固定的であり、確立したアルゴリズムに対して 専用に構成されたものは効果的であるが、処理のアルゴ リズムを変更するとハードウェアの変更を要したり、そ の構造上の長所を十分に生かせなくなる場合が発生す る。

【0004】また、特開昭61-156363号には、2個以上の複数個の処理ユニットと、この各処理ユニット間にデータ入出力をバスを介して接続された複数個のバス切換器と、これらの動作を制御する制御部からなる構成により大容量のデータを高速に且つ多機能多目的に処理する方法が提案されている。

[0005]

【発明が解決しようとする課題】しかし、この方法は、 ある一塊のデータを処理する場合には、上記高速に且つ 多機能に処理することは可能であるが、複数のデータを 並行処理するためには不向きであった。

【0006】たとえば画像処理などのように複数の画像データを同時にあるいは組み合わせて処理する場合、例えば、複数の画像データを図6のフローチャートに示すアルゴリズムのように、複数の画像データが独立に処理され、その処理結果の画像データを合流したり分岐したりする手順で処理する場合、上記方式では、バスがぶつからないようにバスを多岐にわたって複雑に配線したりバス切り換えを細かく行う必要があり、バスの配線を複雑にした場合にはハードウェアが複雑・高価になり、バスの切り換えを細かく行う場合にはバス切換制御のオーバーヘッドが大きくなり処理の高速性を実現できなくなる欠点があった。

【0007】との発明は、画像処理のような大容量のデータを高速且つフレキシブルに処理することができ、且つ、全データ処理部の動作タイミングを同期させることができるデータ処理装置を提供することを目的とする。 【0008】

【課題を解決するための手段】この出願の請求項1の発明は、複数のメモリと、複数のデータ処理部と、該複数のメモリおよび複数のデータ処理部の各々に対応して設けられた複数のバス接続切換器と、該複数のバス接続切換器間に接続された複数のバスとを有し、各バス接続切換器は、自己に接続されているメモリまたはデータ処理部の入力ボートを前記複数のバスのうち任意のものに接続可能であるデータ処理装置であって、各データ処理部の動作開始タイミングをデータ入力タイミングに合わせて遅延させる動作開始タイミング遅延手段を設けたことを特徴とする。

【0009】との出願の請求項2の発明は、複数のメモリと、各々複数の入力ボートを有する複数のデータ処理部と、該複数のメモリおよび複数のデータ処理部の各々に対応して設けられた複数のバス接続切換器と、該複数のバス接続切換器間に接続された複数のバスとを有し、タバス接続切換器は、自己に接続されている。メモリまた

はデータ処理部の入力ポートを前記複数のバスのうち任 意のものに接続可能であるデータ処理装置であって、前 記複数の入力ボートに入力されるデータをそれぞれ個別 に設定される遅延時間だけ遅延させる入力ポート遅延手 段を設けたことを特徴とする。

【0010】との出願の請求項3の発明は、前記複数の 入力ポートに個別に設定される遅延時間を、各入力ポー トに入力されるデータのうち入力タイミングの最も遅い ものに一致させる遅延時間としたことを特徴とする。

【0011】との出願の請求項4の発明は、前記データ 10 処理部に入力されるデータは画像データであり、前記遅 延時間を該画像データの2本の水平ラインのデータの入 力時間まで遅延可能としたことを特徴とする。

【0012】との出願の請求項5の発明は、各データ処 理部とそれに対応するバス接続切換器との間にそれぞれ ローカルメモリを設け、各データ処理部は処理済の出力 データを前記バス接続切換器または前記ローカルメモリ の任意の一方または両方に出力可能としたことを特徴と する。

[0013]

【作用】この発明のデータ処理装置は、複数のメモリ、 複数のデータ処理部の各々に対応して複数のバス接続切 換器を設け、該複数のバス接続切換器間を複数のバスで 接続している。各バス接続切換器は対応するメモリまた はデータ処理部の複数の入力ポートおよび出力ポートを 複数のバスのうち任意のバスに接続可能である。この任 意の接続により、任意の1または複数のデータを入力ポ ートから取り込んで処理し、且つ、この処理済データを 任意のバスに出力することができる。この場合におい て、装置の動作がスタートしたのち、各データ処理部に 30 データが入力されるまである程度の時間が必要であり、 その時間は各データ処理部毎に異なる。このようなデー タが入力されるまでの時間を動作開始スタート遅延時間 として遅延させる。とれにより、動作スタートのタイミ ングとデータ入力のタイミングを一致させることができ る。

【0014】また、複数の入力ポートから複数のデータ を入力して処理動作を実行する場合、各入力ポートから 入力されるデータの入力タイミングが同一でない場合が ある。との場合、入力ポート遅延手段によって、早く入 40 力されるデータを遅く入力されるデータの入力タイミン グまで遅延させる。これにより、複数のデータが入力さ れる場合に、そのデータの取込タイミングを一致させる ことができる。との入力ポート遅延手段が遅延可能な遅 延量を画像処理時の2水平ライン分とすることで、たと えば3×3の画像データ平均化処理などが可能になる。

【0015】さらに、各データ処理部と対応するバス接 続切換器間にローカルメモリを設け、データ処理部が処 理したデータをバス接続切換器、ローカルメモリの一方

レキシブルなデータ処理が可能になる。

[0016]

【実施例】図1はこの発明の実施例であるデータ処理装 置の構成図である。とのデータ処理装置は、1つのメモ リブロック5および4つのデータ処理ブロック1~4を それぞれ3本のバス1~3で接続することによって構成 されている。メモリブロック5は、6個のメモリ(メモ リ1~6)およびパス接続切換器5からなっている。バ ス接続切換器5は、メモリ1~6を選択的にバス1~3 に接続する。この接続の設定は制御部10が行うが、デ ータの流れに不都合を生じない限り3本のデータバスの それぞれに対してメモリ1~6の任意のものを接続する ことができる。すなわち、バス1~3には各1つのメモ リを書込用または読出用として接続することができる。 【0017】4つのデータ処理プロック1~4は、それ ぞれデータ処理部、ローカルメモリおよびバス接続切換 器からなっている。データ処理部は3本の入力ボートお よび2本の出力ポートを備えており、このうち3本の入 カポートおよび1本の出力ポートはバス接続切換器に接 20 続されており、他の1本の出力ポートはローカルメモリ の書込側端子に接続されている。また、ローカルメモリ の読出側端子はバス接続切換器に接続されている。バス 接続切換器はこれら入力ポート1~3、出力ポート1お よびローカルメモリを選択的にバス1~3のいずれかに 接続する。また、バス接続切換器は、ローカルメモリを 自己のデータ処理部の入力ボートに接続することもでき

【0018】ととで、パス1~3は、バス接続切換器5 -バス接続切換器1、バス接続切換器1-バス接続切換 器2、バス接続切換器2-バス接続切換器3、バス接続 切換器3-バス接続切換器4間にそれぞれ分割して設け られている。それぞれ、バス1-1 ~1-4 、バス2-1 ~2-4、バス3-1~3-4とする。バス接続切換器が行う入力 ポート、出力ポート、ローカルメモリおよびバスの切換 接続の設定は制御部10が行うが、データの流れに不都 合を生じない限り、すなわち、一連に接続されたバス上 に2以上の出力ポートが接続されるなどの不都合が生じ ない限り、3本の入力ポート、1本の出力ポートおよび ローカルメモリをそれぞれ任意のバスに接続することが できる。

【0019】とのような構成で、バス接続切換装置を適 当に接続することにより、このデータ処理装置に様々な 処理プロセスを実行させることができる。典型的な接続 形態を図2に示す。同図(A)は、並列処理時の接続形 態を示している。バス接続切換器5からバス接続切換器 4までバス1 (メインパス1-1 , 1-2 , 1-3 , 1-4) を 接続し、データ処理部1~4に同一のデータを入力して いる。処理済のデータは全て各データ処理プロックのロ ーカルメモリに書き込んでいる。これにより、同一のデ または両方に出力できるようにしたことにより、よりフ 50 ータに対して異なる処理を並行して実行することができ

(4)

る。

【0020】また同図(B)は、1つの画像データに対 して各データ処理部1~4で順次処理を行うパイプライ・ ン処理の接続形態を示している。メモリブロックからデ ータ処理部1にデータが入力されると、データ処理部1 はこのデータを処理したのちバスを介してデータ処理部 2に処理済データを送信する。このデータを受信したデ ータ処理部2はこのデータを処理したのちバスを介して データ処理部3に処理済データを送信する。また、この データを受信したデータ処理部3はこのデータを処理し 10 たのちバスを介してデータ処理部4に処理済データを送 信する。さらに、とのデータを受信したデータ処理部4 はこのデータを処理したのちこの処理済データをローカ ルメモリ4に記憶する。とのようにデータ処理部を直列 接続することにより、1つのデータに対して複数の処理 を連続して実行することができる。この図においては、 4つの処理が実行された処理済データはデータ処理プロ ック4のローカルメモリに格納されるが、このデータを メモリブロックに転送するようにしてもよい。

【0021】上記のような並列処理やバイブライン処理 20 では、扱われる画像データは1つであるが、このデータ が全てのデータ処理部に同時に入力されるわけではない。すなわち、バス接続切換器内の伝達による遅延があり、また、データ処理部におけるデータ処理に要する時間分の遅延がある。このため、制御部10はこれらのデータ入力の遅延を見越して各データ処理部1~4に対してそのデータ処理の開始タイミングをずらせて設定する。

【0022】 ここで、図3に示すように、バス接続切換 器におけるデータの遅延を2クロック、データ処理部に おけるデータ処理に要する時間を一律に16クロックと すると、上記図2(A)の並列処理の場合、データ処理 部1の処理開始タイミングは、メモリブロックからのデ ータの読み出しが開始されてから4クロック後に設定す る。すなわち、データがバス接続切換器5、バス接続切 換器 1 を介して入力するからである。また、データ処理・ 部2の処理開始タイミングは、メモリブロックからのデ ータの読み出しが開始されてから6クロック後に設定す る。すなわち、データがバス接続切換器5.バス接続切 換器1, バス接続切換器2を介して入力するからであ る。以下、データ処理部3の処理開始タイミングはデー タの読出開始から8クロック後に設定され、データ処理 部4の処理開始タイミングはデータの読出開始から10 クロック後に設定される。

【0023】同様に、同図(B)のパイプライン処理の場合、データ処理部1の処理開始タイミングは、上記並列処理の場合と同様に、メモリブロックからのデータの読み出しが開始されてから4クロック後に設定する。また、データ処理部2の処理開始タイミングは、メモリブロックからのデータの読み出しが開始されてから24ク

ロック後に設定する。すなわち、データがバス接続切換器5,バス接続切換器1を介してデータ処理部1に入力され(遅延4クロック)、データ処理部1でデータ処理を受けたのち(遅延16クロック)、バス接続切換器1.バス接続切換器2を介してデータ処理部2に入力される(遅延4クロック)からである。以下同様に、データ処理部3の処理開始タイミングはデータの読出開始から44クロック後に設定され、データ処理部4の処理開始タイミングはデータの読出開始から64クロック後に設定される。

【0024】とのように各データ処理部で処理の開始タイミングをずらせて調整することにより、必要なデータが入力されるタイミングに同期して処理を開始することができる。

【0025】ところで、図2の例では取り扱われるデー タが1種類であったが、複数のデータが並行して取り扱 われる場合がある。この場合には、1つのデータ処理部 に複数のデータが入力されるが、各データの入力タイミ ングが同一でない場合が生じる。その例を図4に示す。 この処理プロセス例において、データ処理部1は、メモ リプロックからデータ1を入力するとともにローカルメ モリ2からデータ3を入力し、これらのデータに基づく 処理を実行してデータ5を出力する。データ処理部2 は、メモリブロックからデータ2を入力して処理を実行 し、データ6を出力する。データ処理部3では、データ 処理部1からデータ5を入力し、データ処理部2からデ ータ6を入力し、さらに、自己のローカルメモリ3から データ4を入力して、これらのデータに基づく処理を実 行してデータ7を出力する。このデータ7はデータ処理 30 部4の3本の入力ポートにそれぞれ入力される。データ 処理部4はこのデータに基づく処理を実行し、その処理 結果であるデータ8をローカルメモリ4に書き込む。 【0026】この処理において、データ処理部1、デー タ処理部3には、それぞれ複数種類のデータが入力され るが、それらのデータの入力タイミングが同じとは限ら ない。すなわち、データ処理部1に入力されるデータ1 およびデータ3は、それぞれバス接続切換器5-バス接 続切換器 1 およびバス接続切換器 2 - バス接続切換器 1 を介して入力されるため、遅延量はそれぞれ4クロック 40 と同じであるが、データ処理部3ではローカルメモリ3 から入力されるデータ4の遅延量は2クロックであるの に対し、データ処理部1から入力されるデータ5および データ処理部2から入力されるデータ6は、メモリブロ ックから読み出され、データ処理部で処理を受けたのち 入力されるため、ともに遅延量は26クロックになって いる。すなわち、データ5の場合、バス接続切換器5 (2クロック)-バス接続切換器1(2クロック)-デ ータ処理部1(16クロック)-バス接続切換器1(2 クロック)-バス接続切換器2(2クロック)-バス接 50 続切換器 3 (2 クロック) の合成 2 6 クロックの遅延が

生じることになる。データ6も同様に26クロックの遅 延が生じる。このため、データ4、データ5、データ6 を同じタイミングで取り込んで処理するためにはデータ 4の取り込みを24クロック遅らせる必要がある。

【0027】とのように、複数の入力ポートから入力さ れる複数のデータの入力タイミングがずれている場合 に、このデータの取込タイミングを揃えるため、このデ ータ処理装置では、各データ処理部の入力ポート直後に バッファを設け、早いデータをバッファし遅いデータに 合わせて取り込むようにしている。図4のデータ処理部 10 3の場合には、入力ポート1に遅延量24クロックを設 定し、入力ポート1から入力されるデータ4を24クロ ック分パッファして遅延させながら、入力ポート2、入 カポート3から入力されるデータ5、データ6と同様に データの取り込んで処理し、データ取り込みのタイミン グを揃えるようにしている。

【0028】さらに、データ処理部4では同一のデータ の異なる3つの部分を取り込んで処理を行っている。と のようなデータの取り込みは、画像処理における3×3 の9画素を平均化する場合などに行われる。画像データ 20 の水平ラインを512画素とすると、入力ポート1, 2, 3でそれぞれ、第nライン, 第n+1ライン, 第n +2ラインの上下に隣接する画素のデータを取り込もう とする場合には、最後に送られてくる第n+2ラインの データに比べて第n+1ラインのデータは512クロッ ク早く送られて来、第 n ラインのデータはさらに512 クロック早く、すなわち、第n+2ラインのデータに比 べて1024クロック早く送られてくる。したがって、 入力ポート1には1024クロックの遅延量を設定し、 入力ポート2には512クロックの遅延量を設定し、入 30 カポート1から入力されるデータを1024クロック分 バッファして遅延させ、且つ、入力ポート2から入力さ れるデータを512クロック分バッファして遅延させな がら、入力ポート1,2,3から入力されるデータを取 り込んで処理することにより3×3の画素の取り込みを 3ライン分並行して行うことができる。

【0029】との実施例のデータ処理装置が図4の設定 で動作するためには、このような各入力ポート間の同期 をとるための各入力ポート毎の遅延量の設定に加えて、 理部単位の遅延量の設定が必要である。したがって、図 4の設定で動作するためには、図5に示すような遅延量 を各データ処理部、入力ポートに設定する。この設定は 制御部10がとのバス接続を設定するときに同時に設定

【0030】なお、上記の例ではバス接続切換器におけ るデータ遅延量を2クロックとし、データ処理部におけ る処理時間を16クロックとしたが、遅延量はこれに限 定されるものではない。特に、4個のデータ処理部にお ける処理時間を一律16クロックとしたが、設定される 50 する。ステップ1終了ののち、制御部10はバスの接続

処理内容によって各データ処理部にこの時間が異なる場 合があるのは当然である。

【0031】以上のような構成のデータ処理装置は、例 えば、製品の外観を撮影した画像データを取り込んで、 その製品の良/不良を判定するための画像処理装置に適 用される。このような装置で実行される画像処理プロセ スの例を図6に示す。との画像処理プロセスは、3種類 の画像データ(画像1、画像2、画像3)を取り込み、 これらのデータに対して10種類の処理(処理1~処理 10)を実行して出力用画像データ(画像4)を得るブ ロセスである。 との処理プロセスは、画像1に対して処 理1,処理2を連続して実行し、画像2に対して処理3 を実行し、これらの画像データに基づいて処理5,処理 7、処理9を連続して実行する。一方、画像bに対して 処理6を実行するとともに、画像3に対して処理4を実 行する。とれらの画像データに基づいて処理8を実行す る。処理8の出力画像データおよび処理9の出力画像デ ータに基づいて処理10を実行し、この処理10を実行 された画像データが出力用画像データ(画像4)とな る。このようにこの処理プロセスには、同一の画像デー タに対して連続して複数の処理を実行するプロセスや、 複数の画像データを合成して処理を実行するプロセスな どがある。処理の具体例としては、例えば2値化処理や 輪郭抽出処理などがある。

【0032】なお、画像処理の場合メモリ1~6および ローカルメモリ1~4は少なくとも1フレーム分の画像 データを記憶する容量を備えたものとする。

【0033】図7は、図6のデータ処理プロセスを同デ ータ処理装置で実行する場合のバス接続例を示す図であ る。この例では図6の画像処理プロセスを3ステップで 実行している。同図(A)が第1ステップを示し、同図 (B) が第2ステップを示し、同図(C)が第3ステッ プを示す。

【0034】同図(A)に示す処理プロセスでは以下の 処理を実行する。まずメモリ1から画像1を読み出して バス1を介してデータ処理部1に入力する。データ処理 部1では処理1を実行する。処理1を実行ののち、この 処理済データをバス1を介してデータ処理部2に入力す る。データ処理部2では処理2を実行する。処理2を実 上述した各データ処理部間の同期を取るためのデータ処 40 行ののち、との処理済データ(画像a)を自己のローカ ルメモリ2に書き込む。一方、バス2を介してメモリ2 から画像2を読み出し、データ処理部3に入力する。デ ータ処理部3では処理3を実行する。処理3を実行のの ち、この処理済データ(画像b)を自己のローカルメモ リ3に書き込む。さらに、バス3を介してメモリ3から 画像3を読み出し、データ処理部4に入力する。データ 処理部4では処理4を実行する。処理4を実行ののち、 この処理済データ(画像c)を自己のローカルメモリ4 に書き込む。ステップ1では以上の動作を並行して処理

る。

を切り換え、同図(B)に示すステップ2の接続にする。

【0035】同図(B)に示す第2ステップでは以下の 処理プロセスを実行する。まず、ローカルメモリ2から 画像aを読み出し、パス接続切換器2を介してデータ処 理部2に入力する。すなわち、データ処理ブロック2内 でデータの読み出し→入力を行う。また、ローカルメモ リ3から画像bを読み出し、バス3を介してデータ処理 部2に入力する。データ処理部2では処理5を実行す る。 処理 5 実行ののち、 この処理済データ (画像 d) を 10 バス1を介してメモリブロックに転送しメモリ1に書き 込む。一方、ローカルメモリ3から読み出した画像b は、バス接続切換器3を介してデータ処理部3にも入力 する。すなわち、データ処理ブロック3内でデータの読 み出し→入力を行う。データ処理部3では処理6を実行 する。処理6の実行ののち、この処理済データをバス1 を介してデータ処理部4の入力ポート1に入力する。デ ータ処理ブロック4では、ローカルメモリ4から画像 c を読み出し、バス接続切換器4を介してデータ処理部4 の入力ポート3に入力する。データ処理部4は、データ 20 処理部3から入力された画像データおよびローカルメモ リ4から入力された画像データ(画像c)に基づいて処 理8を実行する。処理8を実行ののち、この処理済デー タ(画像e)をバス2を介してメモリブロックに転送し メモリ2に書き込む。ステップ2では以上の動作を並行 して処理する。ステップ2終了ののち、制御部10はバ スの接続を切り換え、装置を同図(C)に示すステップ 3の接続形態にセットする。

【0036】同図(C)において、第3ステップでは以 下の処理プロセスを実行する。まず、メモリ1から画像 30 dを読み出してバス1を介してデータ処理部1の入力ポ ート1に入力する。データ処理部1では処理7を実行す る。処理7を実行ののち、この処理済データをバス1を 介してデータ処理部2に入力する。データ処理部2では 処理9を実行する。処理9を実行ののち、この処理済デ ータをバス1を介してデータ処理部3の入力ポート1に 入力する。一方、メモリ2から画像eを読み出し、バス 2を介してデータ処理部3の入力ポート2に入力する。 データ処理部3ではこれらの画像データに基づき処理1 0を実行する。処理10の処理済データをバス4を介し てメモリブロックに転送し、画像4としてメモリ3に書 き込む。ステップ3では以上の動作を並行して処理す る。以上の3ステップのプロセスにより図6の画像処理 が実行される。

【0037】とのような処理プロセスにおいて、全データ処理部が同期した動作するように、上述したデータ処理部毎のスタートタイミングの遅延量および各入力ボートにおけるデータの取込タイミングの遅延量が設定され

【0038】なお、入力ポートから取り込むデータを遅延させるためのバッファはデータ処理部に内蔵してもよいが、ローカルメモリが空いている場合にはこれに書き込むようにしてもよく、また、空いているバスを用いてメモリブロック内のメモリに書き戻すことも可能であ

【0039】上記実施例ではデータ処理ブロック数を 4、メモリ数を6、バス数を3としたが、これらの個数 はこれに限定されるものではない。また、ローカルメモ リは1個に限定されず複数設けてもよい。接続するデー タ処理ブロックの数に応じてデータバスの数を変更する ことにより、より多様なデータの流れに対応することが できる。

[0040]

【発明の効果】以上のようにこの発明によれば、複数のメモリと複数のデータ処理部を任意の形態に接続することができ、複雑なデータ処理を一連のデータの流れのなかで処理することができ極めて高速なデータ処理が可能となる。この場合において、各データ処理部の処理開始タイミングを入力されるデータのタイミングに合わせて遅延量を設定することができるため、データの流れに同期した動作が可能になる。さらに、各データ処理部において、複数の入力ボートから複数のデータが入力される場合に、早く入力されるデータを遅く入力されるデータの入力タイミングまで遅延させて、全てのデータを同期して取り込むことができるようにしたことにより、複数のデータに基づく処理が容易になる。

【0041】との場合に、各入力ポートの遅延量を画像データの2水平ライン分のデータの取込時間まで遅延可能としたことにより、画像データの3×3画素の平均化などの処理が可能になる。

【図面の簡単な説明】

【図1】との発明の実施例であるデータ処理装置の構成 を示す図

【図2】同データ処理装置のバス接続例を示す図

【図3】同データ処理装置の各部におけるデータ遅延量 を示す図

【図4】同データ処理装置のバス接続例を示す図


【図5】上記バス接続例における各データ処理部の遅延 量の設定を示す図


【図6】同データ処理装置で実行される画像処理プロセスの例を示す図


【図7】同画像処理プロセスの各処理ステップを示す図 【符号の説明】


1, 2, 3, 4 - データ処理ブロック
 5 - メモリブロック

【図1】











【図5】

		1	2	3	4
Start Delay		4	В	26	1054
Input Port Delay	1	0	0	0	1024
	2	٥	-	0	512
	3	-	•	24	0



【図7】



フロントページの続き

(51)Int.Cl.⁵

識別記号 庁内整理番号

FΙ

技術表示箇所

(72)発明者 岸 浩司

G06T 1/20

大阪市西区江戸堀1丁目25番22号 株式会 社コムシステム内 (72)発明者 川久保 隆

大阪市西区江戸堀1丁目25番22号 株式会 社コムシステム内